菜鸟成牛传 lx的技术博客 2024-07-08T17:46:15.000Z http://example.com/ lx Hexo 机器启动过程 http://example.com/2024/07/08/%E6%9C%BA%E5%99%A8%E5%90%AF%E5%8A%A8%E8%BF%87%E7%A8%8B/ 2024-07-08T17:46:15.000Z 2024-07-08T17:46:15.000Z 机器的启动过程是嵌入式软件开发的基础知识之一，之前课上学过一些，但是有些混乱，一些x86的启动过程和arm的启动过程知识混在一起，现在重新梳理一下。有助于之后理解和开发qemu设备。

x86架构启动过程

x86架构机器的启动过程可以分为以下几个主要阶段：

  1. 上电和CPU初始化：
    当计算机加电时，CPU会进行自检并初始化寄存器。此时，CS寄存器被设置为0xF000，EIP寄存器被设置为0xFFF0，指向BIOS的入口地址0xFFFF0。
    在x86架构中，通常使用的是BIOS（Basic Input/Output System）。BIOS是固化在主板上的一组程序，负责基本的硬件初始化和从非易失性存储中加载引导程序。在现代系统中，BIOS的功能逐渐被UEFI（Unified Extensible Firmware Interface）所取代。
  2. BIOS执行：
    CPU从BIOS ROM中读取并执行第一条指令，通常是一个长跳转指令，跳转到BIOS的实际入口地址。
    BIOS会进行一系列硬件初始化和自检（POST），包括检查RAM、键盘、显示器、硬盘等设备。
  3. 引导设备选择：
    BIOS根据用户设置的启动顺序（通常存储在CMOS中）选择引导设备，如硬盘、光盘或USB设备。
  4. 加载主引导记录（MBR）：
    BIOS从选定的引导设备的第一个扇区（MBR）读取512字节的数据到内存地址0x7C00。
    MBR包含引导加载程序的初始代码和分区表信息。
  5. 执行引导加载程序：
    MBR中的引导加载程序代码开始执行，通常会加载并执行操作系统的引导加载程序（如GRUB或LILO）。
    引导加载程序负责加载操作系统内核到内存中，并将控制权交给操作系统。
  6. 操作系统启动：
    操作系统内核开始执行，初始化硬件和软件资源，最终启动用户空间的应用程序。

arm架构启动过程

ARM架构机器的启动过程可以分为以下几个主要阶段：

  1. 上电和初始引导：

    • 当ARM设备上电时，CPU会从一个固定的地址（通常是0x00000000或0xFFFF0000）开始执行代码。这段代码通常存储在片内ROM（iROM）中，由芯片制造商预先烧录。
    • iROM代码会进行基本的硬件初始化，并决定从哪个存储设备（如eMMC、SD卡、NAND Flash等）加载引导加载程序（Bootloader）。

  2. 引导加载程序（Bootloader）：

    • 引导加载程序通常分为多个阶段，如BL1、BL2和BL3。每个阶段负责不同的初始化任务。
    • BL1：初始化系统时钟、UART、SDRAM等基本硬件，并加载BL2到内存中执行。
    • BL2：进一步初始化硬件，并加载完整的引导加载程序（如U-Boot）到内存中执行。
    • U-Boot：U-Boot是一个常用的引导加载程序，负责加载操作系统内核到内存中，并将控制权交给内核。

  3. 内核启动：

    • 内核开始执行，进行硬件探测和初始化。此时，内核会加载设备树（Device Tree）文件，以获取系统硬件配置的信息。
    • 内核初始化完成后，会挂载初始的根文件系统（通常是initrd或initramfs），并执行初始化脚本。

  4. 挂载根文件系统：

    • 内核会卸载initrd，并挂载实际的根文件系统（如从eMMC或NAND Flash中）。
    • 内核将控制权交给用户空间的第一个进程（通常是/sbin/init），继续系统启动过程。

  5. 用户空间初始化：

    • init进程开始执行，启动各种系统服务和守护进程，最终进入用户登录界面或启动应用程序。
]]> <p>机器的启动过程是嵌入式软件开发的基础知识之一，之前课上学过一些，但是有些混乱，一些x86的启动过程和arm的启动过程知识混在一起，现在重新梳理一下。有助于之后理解和开发qemu设备。</p> QEMU PCI 设备学习笔记 http://example.com/2024/06/26/QEMU-PCI-%E8%AE%BE%E5%A4%87%E5%AD%A6%E4%B9%A0%E7%AC%94%E8%AE%B0/ 2024-06-26T11:31:05.000Z 2024-06-26T11:31:05.000Z xio3130_upstream 设备初始化过程

函数调用链： 

1
type_init(xio3130_upstream_register_types) -> type_register_static(&xio3130_upstream_info); -> xio3130_upstream_class_init(ObjectClass *klass, void *data)

pci 设备主要有两个成员变量–DeviceClass、PCIDeviceClass

初始化这个两个成员变量的过程如下：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
static void xio3130_upstream_class_init(ObjectClass *klass, void *data)
{
    DeviceClass *dc = DEVICE_CLASS(klass);
    PCIDeviceClass *k = PCI_DEVICE_CLASS(klass);

    k->is_bridge = true;
    k->config_write = xio3130_upstream_write_config;
    k->realize = xio3130_upstream_realize;
    k->exit = xio3130_upstream_exitfn;
    k->vendor_id = PCI_VENDOR_ID_TI;
    k->device_id = PCI_DEVICE_ID_TI_XIO3130U;
    k->revision = XIO3130_REVISION;
    set_bit(DEVICE_CATEGORY_BRIDGE, dc->categories);
    dc->desc = "TI X3130 Upstream Port of PCI Express Switch";
    dc->reset = xio3130_upstream_reset;
    dc->vmsd = &vmstate_xio3130_upstream;
}

xio3130_upstream 有一个父类————PCIEPort，从

1
2
3
static const TypeInfo xio3130_upstream_info = {
    .name          = "x3130-upstream",
    .parent        = TYPE_PCIE_PORT,

就可以看出来。同理可以看出来 PCIEPort的父类是PCIBridge，PCIBridge的父类是抽象类PCIDevice。

PCI 设备寄存器初始化过程

pci 设备类的定义

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
//pci 物理设备的空间
struct PCIDevice {
    DeviceState qdev;
    bool partially_hotplugged;

    /* PCI config space */
    uint8_t *config;

    /* Used to enable config checks on load. Note that writable bits are
     * never checked even if set in cmask. */
    uint8_t *cmask;

    /* Used to implement R/W bytes */
    uint8_t *wmask;

    /* Used to implement RW1C(Write 1 to Clear) bytes */
    uint8_t *w1cmask;

    /* Used to allocate config space for capabilities. */
    uint8_t *used;

    /* the following fields are read only */
    int32_t devfn;
    /* Cached device to fetch requester ID from, to avoid the PCI
     * tree walking every time we invoke PCI request (e.g.,
     * MSI). For conventional PCI root complex, this field is
     * meaningless. */
    PCIReqIDCache requester_id_cache;
    char name[64];
    PCIIORegion io_regions[PCI_NUM_REGIONS];
    AddressSpace bus_master_as;
    MemoryRegion bus_master_container_region;
    MemoryRegion bus_master_enable_region;

    /* do not access the following fields */
    PCIConfigReadFunc *config_read;
    PCIConfigWriteFunc *config_write;

    /* Legacy PCI VGA regions */
    MemoryRegion *vga_regions[QEMU_PCI_VGA_NUM_REGIONS];
    bool has_vga;

    /* Current IRQ levels.  Used internally by the generic PCI code.  */
    uint8_t irq_state;

    /* Capability bits */
    uint32_t cap_present;

    /* Offset of MSI-X capability in config space */
    uint8_t msix_cap;

    /* MSI-X entries */
    int msix_entries_nr;

    /* Space to store MSIX table & pending bit array */
    uint8_t *msix_table;
    uint8_t *msix_pba;
    /* MemoryRegion container for msix exclusive BAR setup */
    MemoryRegion msix_exclusive_bar;
    /* Memory Regions for MSIX table and pending bit entries. */
    MemoryRegion msix_table_mmio;
    MemoryRegion msix_pba_mmio;
    /* Reference-count for entries actually in use by driver. */
    unsigned *msix_entry_used;
    /* MSIX function mask set or MSIX disabled */
    bool msix_function_masked;
    /* Version id needed for VMState */
    int32_t version_id;

    /* Offset of MSI capability in config space */
    uint8_t msi_cap;

    /* PCI Express */
    PCIExpressDevice exp;

    /* SHPC */
    SHPCDevice *shpc;

    /* Location of option rom */
    char *romfile;
    bool has_rom;
    MemoryRegion rom;
    uint32_t rom_bar;

    /* INTx routing notifier */
    PCIINTxRoutingNotifier intx_routing_notifier;

    /* MSI-X notifiers */
    MSIVectorUseNotifier msix_vector_use_notifier;
    MSIVectorReleaseNotifier msix_vector_release_notifier;
    MSIVectorPollNotifier msix_vector_poll_notifier;

    /* ID of standby device in net_failover pair */
    char *failover_pair_id;
};

// pci 设备这个类的结构体
typedef struct PCIDeviceClass {
    DeviceClass parent_class;

    void (*realize)(PCIDevice *dev, Error **errp);
    PCIUnregisterFunc *exit;
    PCIConfigReadFunc *config_read;
    PCIConfigWriteFunc *config_write;

    uint16_t vendor_id;
    uint16_t device_id;
    uint8_t revision;
    uint16_t class_id;
    uint16_t subsystem_vendor_id;       /* only for header type = 0 */
    uint16_t subsystem_id;              /* only for header type = 0 */

    /*
     * pci-to-pci bridge or normal device.
     * This doesn't mean pci host switch.
     * When card bus bridge is supported, this would be enhanced.
     */
    bool is_bridge;

    /* rom bar */
    const char *romfile;
} PCIDeviceClass;

static const TypeInfo pci_device_type_info = {
    .name = TYPE_PCI_DEVICE,
    .parent = TYPE_DEVICE,
    .instance_size = sizeof(PCIDevice),
    .abstract = true,
    .class_size = sizeof(PCIDeviceClass),
    .class_init = pci_device_class_init,
    .class_base_init = pci_device_class_base_init,
};

instance_size 和 class_size 的区别在于它们分别定义了对象和类的内存大小。对象通常存储设备的状态和属性，而类则包含了类特有的方法和类变量。

pci_device_class_init 函数中注册了实例化函数，当需要实例化pci设备时就会分配一个instance_size大小的空间。

pci bridge 写配置

pci_bridge_write_config 调用了 pci.c 里面的 pci_default_write_config实现设备网桥设备的读写。pci_default_write_config函数内容如下：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
void pci_default_write_config(PCIDevice *d, uint32_t addr, uint32_t val_in, int l)
{
    int i, was_irq_disabled = pci_irq_disabled(d);
    uint32_t val = val_in;

    for (i = 0; i < l; val >>= 8, ++i) {
        uint8_t wmask = d->wmask[addr + i];
        uint8_t w1cmask = d->w1cmask[addr + i];
        assert(!(wmask & w1cmask));
        d->config[addr + i] = (d->config[addr + i] & ~wmask) | (val & wmask);
        d->config[addr + i] &= ~(val & w1cmask); /* W1C: Write 1 to Clear */
    }
    if (ranges_overlap(addr, l, PCI_BASE_ADDRESS_0, 24) ||
        ranges_overlap(addr, l, PCI_ROM_ADDRESS, 4) ||
        ranges_overlap(addr, l, PCI_ROM_ADDRESS1, 4) ||
        range_covers_byte(addr, l, PCI_COMMAND))
        pci_update_mappings(d);

    if (range_covers_byte(addr, l, PCI_COMMAND)) {
        pci_update_irq_disabled(d, was_irq_disabled);
        memory_region_set_enabled(&d->bus_master_enable_region,
                                  pci_get_word(d->config + PCI_COMMAND)
                                    & PCI_COMMAND_MASTER);
    }

    msi_write_config(d, addr, val_in, l);
    msix_write_config(d, addr, val_in, l);
}

d->config是pci设备配置空间，为了方便，这里贴出地址空间的图片可以对应上。

]]> <h1 id="xio3130-upstream-设备初始化过程"><a href="#xio3130-upstream-设备初始化过程" class="headerlink" title="xio3130_upstream 设备初始化过程"></a>xio3130_upstream 设备初始化过程</h1><p>函数调用链： </p> <figure class="highlight c"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">type_init(xio3130_upstream_register_types) -&gt; type_register_static(&amp;xio3130_upstream_info); -&gt; xio3130_upstream_class_init(ObjectClass *klass, <span class="type">void</span> *data)</span><br></pre></td></tr></table></figure> hexo + markdown 简明使用指令集 http://example.com/2024/06/23/hexo-markdown-%E7%AE%80%E6%98%8E%E4%BD%BF%E7%94%A8%E6%8C%87%E4%BB%A4%E9%9B%86/ 2024-06-23T23:59:04.000Z 2024-06-25T06:03:15.232Z 创建新的文章
1
2
3
#在hexo的文件夹下执行
hexo new post "文章名称"
#执行之后会在./source/_posts下面生成一个 文章名称.md 的文件，这个就是markdown文章

删除旧的静态网页

1
2
3
#想要构建新的网页就要把旧的删掉
#在hexo的文件夹下执行
hexo clean

构建新的静态网页

1
2
#在hexo的文件夹下执行
hexo g

可以看到生成了很多网页的资源，生成的静态网页放在./public文件夹下

上传新的静态网页

1
2
#在hexo的文件夹下执行
hexo d
]]> <h2 id="创建新的文章"><a href="#创建新的文章" class="headerlink" title="创建新的文章"></a>创建新的文章</h2><figure class="highlight shell"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line"><span class="meta prompt_">#</span><span class="language-bash">在hexo的文件夹下执行</span></span><br><span class="line">hexo new post &quot;文章名称&quot;</span><br><span class="line"><span class="meta prompt_">#</span><span class="language-bash">执行之后会在./source/_posts下面生成一个 文章名称.md 的文件，这个就是markdown文章</span></span><br></pre></td></tr></table></figure> VMware 虚拟机只有一个环回网口解决办法 http://example.com/2024/06/23/note/ 2024-06-23T23:11:04.000Z 2024-06-28T01:06:58.255Z VMware 虚拟机只有一个环回网口解决办法

这两天每次启动VM和vscode的时候总会发现vscode连接不上vm，排查之后（ifconfig）发现vm里面只有一个环回网口（127.0.0.1）。

后来了解到是没有启动ens33网口。这个网口是以太网的网口，为啥没有启动呢？不理解，先解决再说。

先启动ens33

1
sudo ifconfig ens33 up

调用DHCP获取IP地址

1
sudo dhclient

这样就成了。

之后尝试解决开机不能自动获取ip的问题 以及 设置为静态ip。

]]> <h1 id="VMware-虚拟机只有一个环回网口解决办法"><a href="#VMware-虚拟机只有一个环回网口解决办法" class="headerlink" title="VMware 虚拟机只有一个环回网口解决办法"></a>VMware 虚拟机只有一个环回网口解决办法</h1><p>这两天每次启动VM和vscode的时候总会发现vscode连接不上vm，排查之后（ifconfig）发现vm里面只有一个环回网口（127.0.0.1）。</p> <p><img src="/2024/06/23/note/no_ens33.png"></p> <p>后来了解到是没有启动ens33网口。这个网口是以太网的网口，为啥没有启动呢？不理解，先解决再说。</p> <p>先启动ens33</p> <figure class="highlight shell"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">sudo ifconfig ens33 up</span><br></pre></td></tr></table></figure>